Ответ: Был ли человек на Луне???
А что вы так намекаете на спор про процессоры? Если вы не поняли кто там прав то явно у вас проблемы... Та и разве то был спор? Скорее урок.
Кстати, о процессорах
=== cut
You must be registered for see links
===
К примеру, в данный момент наше МО располагает тремя типами
процессорных ядер, разработанных в рамках программ УРБВТ. Они
работают. И они хороши.
1) MIPS-совместимый процессор разработки НИИСИ РАН. 600 мегагерц на
техпроцессе 0.35 (или 0,25), если мне память не изменяет. Называется
смешно "комдив-64". Это блестящий результат для такого техпроцесса,
там одну только арифметику натянуть на 600 мегагерц на 0,35
проблема, синтезируемый сумматор работает на такой частоте на 0,13.
Применяется в семействе военных компьютеров "багет", на нем делают
военные рабочие станции и военные ноутбуки. Все это НИИСИ РАН и
Корунд-М. Эти штуковины работают, я их видел и руками щупал, стоят
дорого, и рассчитаны на 7 лет работы без поломок, и на 20 лет общей
службы. Спроектирован практически целиком на отечественной
элементной базе кроме микросхем памяти, их пока делать не
научились. Однако, тендера на технологии памяти уже розданы в том
году, и выделены деньги на собственные фабрики тонких техпроцессов.
Причем, фабрика на 0,18 уже работает на Микроне, с планом перехода
на 0,13. А на Ангстрем ставят фабрику купленную у АМД 0,13. Вообще
же планы УРБВТ предполагают применение тезпроцессов уровня 0,45 к
2015 году, и на ти планы есть финансирование.
2) SPARC-совместимый R500 разработки МЦСТ великолепный быстрый и
компактный SPARCv8 процессор, с тактовой частотой 500 Мгц на 0,13,
что для синтезируемого процессора на грани возможного. Без
аналоговых фокусов (физического дизайна на транзисторном уровне)
быстрее сделать невозможно.
3) Эльбрус разработки МЦСТ. 300 мегагерц для 0,13, синтезируемый (а
поэтому переносимый с фабрики на фабрику), без аналоговых фокусов,
чрезвычайно мощный VLIW процессор, который может применяться для
вычислительно тяжелых задач. У него 16 каналов арифметики, система
команд устроена так, что он умеет тело цикла вместе с условным
переходом цикла выполнять за 1 такт. Т.е. например, в задаче
умножения матриц он делает несколько итераций цикла за один такт,
без накладных тактов для условных переходов, благодаря раскрутке
цикла компилятором и упаковке переходов в одну сверхдлинную
инструкцию.
Вот так подходит военный стиль для руководства исследовательской
работой. Результаты налицо.
=== end cut ===
и замечания по терминологии:
=== cut
You must be registered for see links
===
P>"Проектировать и выпускать" что же здесь зазорного? А вот копировать и повторять, мда...
Процессорные ядра, о которых я говорю, спроектированы с нуля. Для
умников систему команд не "копируют", ее реализуют. Так же, как
оперсистема реализующая стандартное API POSIX она ничего не
копирет. Внутренняя архитектура при этом может быть сама разная.
Системы команд MIPS I и SPARCv8 реализованы по разному в разных
процессорах разных компаний. То же самое о системе команд x86 она
по разному реализована в Pentium I, II, II, IV, Intel Core Duo,
Athlon, Duron, K6, K7. Все эти процессоры имеют совершенно разную
внутреннюю архитектуру, при одинаковой "архитектуре системы команд".
SPARCv8 это открытый стандарт на систему команд для разработчиков
процессорных ядер, такой же как стандарт на API оперсистемы POSIX.
P>Да еще и хвастать результатами, которые может быть лет 5-10 назад кого-нибудь и удивили бы.
К счастью, процессорные ядра проектируют не для того, чтобы удивлять
форумных крикунов. Для того, чтобы понимать смысл этих результатов,
надо хоть немного разбираться в том, чем полностью цифровое
"синтезируемое" переносимое с фабрики на фабрику процессорное ядро
для встраиваемых применений отличается от настольного ядра
нашпигованного аналоговыми оптимизациями, которое между разными
фабриками одного AMD переносится с проблемами.
Никто не ставил задачи разработать конкурентов настольных и
серверным процессорным ядрам это не нужно и ничем неоправдано. В
embedded-применениях нужна достаточная производительнось при
минимальной площади и нергопотреблении. Для особо одаренных
потребление зависит от частоты переключения транзисторов, длины
внутренних шин, которые надо заряжать, и количества IO-падов, а
упрощенно говоря оно пропорционально тактовой частоте. Те, кому
надо, понимают, что
синтезируемое ядро SPARCv8 с частотой 500
Мгц на 0.13 это блестящий результат. MIPS может быть разогнан
максимум до 650 на том же техпроцессе, из-за критических цепочек в
32-х битном сложении, оно быстрее спарков так как у спарков
арифметика генерирует флаги, а у миспа нет.
К примеру, аналогичное ядро от Gaisler Research (
You must be registered for see links
)
имеет частоты не выше 300 Мгц. Синтезируемые ядра вообще работают в
диапазоне частот 250-600 мегагерц. Не понимаете так не вякайте.
P>Вот буквально первое, что выдал поисковичок: В 2001 уже были...
P>
... использованы разработанные Fujitsu современные процессоры
SPARC64 GP с тактовой частотой 675МГц...
СИНТЕЗИРУЕМОЕ ядро для ВСТРАИВАЕМЫХ применений. Поисковичок ему
выдает. Пойми сначала, что такое synthesisable IP core, и чем оно от
hard IP отличается. На, смотри, одно из лучших на сегодняшний момент
ядер в этом классе:
You must be registered for see links
Очень популярное ядро MIPS 24K. С вероятностью 70% применяется в
твоем DVD-плеере.
Process 0.13m
Frequency worst case 400-625 MHz
Performance 576-900 Dhrystone MIPS
Power Consumption 0.58mW/MHz @ 1.2V (core only)
Core Size 2.8 mm2 (core only, extracted from fully layed out GDSII
database)
2.8 мм2 это вообще-то много. Наш SPARCv8 R500 быстрее по частоте
(арифметика у нас лучше) и компактнее, он уписывается примерно в
1-1.5 миллиметр при частоте 500 Мгц. Правда, этот 24К не так прост,
там предсказатель переходов есть например.
Это ядро попроще его тоже применяют в бытовой и промышленной
электронике.
You must be registered for see links
Process 0.18 m G
Frequency worst case 90-167 MHz
Performance 232 DMIPS
Power Consumption 1.3-2.2 mW/MHz
Core Size 1.4-2.5 mm2
Note: Frequency, power consumption and core size depend upon
configuration, synthesis, foundry, process and cell libraries.
G>>В минобороны не идиоты сидят, слава богу, чтобы велосипеды
G>>изобретать. На проце с системой команд MIPS идет, например, QNX. А
G>>на самопальном угребище удастся завести в лучшем случае Linux и
G>>eCos.
P>Ясен пень, изобретать велосипед не наш путь! Будем самозабвенно изготовлять велики с параметрами актуальными в прошлой пятелетке.
P>Блин, дежавю какое-то... Где-то я это уже слышал: "догоним и перегоним", "Наш паровоз вперед летит"
Ага, дежавю. Продажа синтезируемых процессорных ядер в Россию до сих
пор запрещена ограничениями, ты, умник. Ни MIPS ни ARM никто тебе
ничего не продаст, только в виде куска топологии, которое
вставляется в общую топологию твоего кристалла прямо на фабрике (не
российской, конечно). Только поэтому их пришлось проектировать
самим, на что и были выделены деньги. Вообще иметь возможность
производить управляющие контроллеры для систем вооружения и
управления внутри страны это критичный элемент национальной
безопасности. Чтобы избежать давления со стороны наших западных
"друзей" прижмут они нам поставки компонент, и досвиданья, страна
не может производить оружия. Что может быть использовано в частности
как инструмент политического давления.
=== end cut ===
