Проблема со входом на сайт!!!
- Автор теми Scorm
- Дата створення
Nostromo
о!
Построение процессорного блока на базе микропроцессора Intel 8085A
Процессор предназначен для реализации алгоритмов обработки информации в соответствии с набором функций, выполняемых микропроцессорной системой, и для управления работой устройств системы в соответствии с принципом программного управления. При проектировании процессоров на основе микропроцессорных комплектов с однокристальными микропроцессорными БИС или БИС микро-ЭВМ архитектурные характеристики предопределены архитектурой микропроцессорных БИС или БИС микро-ЭВМ. Архитектура БИС составляет основу архитектуры проектируемого процессора, а ее расширение реализуется программным обеспечением или специализированными аппаратными средствами.
Исходной информацией при проектировании процессора является его архитектура, которая определяется архитектурой микропроцессорной системы. При проектировании необходимо определить:
типы и форматы данных;
операции, выполняемые над ними;
состав и организацию адресного пространства;
форматы адресных слов;
способы хранения и адресации информации;
форматы и систему команд;
режимы работы процессора;
структуру внутрисистемного интерфейса.
На основании архитектурных характеристик разрабатывают структуру процессора и его интерфейс с системной шиной. При проектировании процессоров на основе МПК с однокристальными микропроцессорными БИС (или микро-ЭВМ) решают задачи:
разработки средств синхронизации процессора;
проектирования интерфейса шин данных и адресов системной шины;
проектирования средств управления и синхронизации операций чтения/записи на системной шине;
проектирования средств доступак системной шине;
разработки средств поддержки режимов работы процессора.
Обобщённая структура процессора приведена на рис.
Средства синхронизации процессора разрабатывают в тех случаях, когда микропроцессор не содержит встроенного задающего генератора или процессор проектируют для многопроцессорной системы.
Состав и структуру интерфейса системной шины определяют в соответствии с организацией и разрядностью шин данных и адресов, их требуемой нагрузочной способностью. При использовании системной шины с раздельными шинами данных и адресов интерфейс содержит однонаправленный формирователь шины адреса и двунаправленный формирователь шины данных. Разрядность адресной шины определяется объемом ЗУ микропроцессорной системы, разрядность шины данных — разрядностью самой системы. Интерфейс системной шины с совмещенной шиной данных и адресов содержит двунаправленный шинный формирователь, а для разделения данных и адресов в составе ЗУ и ВУ необходимо предусмотреть соответствующие средства. Разрядность совмещенной шины определяется разрядностью шины данных. Если разрядность адреса больше разрядности данных, то для передачи адресов используют отдельную шину адресов и ее интерфейс реализуют на однонаправленных шинных формирователях.
Процессор предназначен для реализации алгоритмов обработки информации в соответствии с набором функций, выполняемых микропроцессорной системой, и для управления работой устройств системы в соответствии с принципом программного управления. При проектировании процессоров на основе микропроцессорных комплектов с однокристальными микропроцессорными БИС или БИС микро-ЭВМ архитектурные характеристики предопределены архитектурой микропроцессорных БИС или БИС микро-ЭВМ. Архитектура БИС составляет основу архитектуры проектируемого процессора, а ее расширение реализуется программным обеспечением или специализированными аппаратными средствами.
Исходной информацией при проектировании процессора является его архитектура, которая определяется архитектурой микропроцессорной системы. При проектировании необходимо определить:
типы и форматы данных;
операции, выполняемые над ними;
состав и организацию адресного пространства;
форматы адресных слов;
способы хранения и адресации информации;
форматы и систему команд;
режимы работы процессора;
структуру внутрисистемного интерфейса.
На основании архитектурных характеристик разрабатывают структуру процессора и его интерфейс с системной шиной. При проектировании процессоров на основе МПК с однокристальными микропроцессорными БИС (или микро-ЭВМ) решают задачи:
разработки средств синхронизации процессора;
проектирования интерфейса шин данных и адресов системной шины;
проектирования средств управления и синхронизации операций чтения/записи на системной шине;
проектирования средств доступак системной шине;
разработки средств поддержки режимов работы процессора.
Обобщённая структура процессора приведена на рис.
You must be registered for see images
Средства синхронизации процессора разрабатывают в тех случаях, когда микропроцессор не содержит встроенного задающего генератора или процессор проектируют для многопроцессорной системы.
Состав и структуру интерфейса системной шины определяют в соответствии с организацией и разрядностью шин данных и адресов, их требуемой нагрузочной способностью. При использовании системной шины с раздельными шинами данных и адресов интерфейс содержит однонаправленный формирователь шины адреса и двунаправленный формирователь шины данных. Разрядность адресной шины определяется объемом ЗУ микропроцессорной системы, разрядность шины данных — разрядностью самой системы. Интерфейс системной шины с совмещенной шиной данных и адресов содержит двунаправленный шинный формирователь, а для разделения данных и адресов в составе ЗУ и ВУ необходимо предусмотреть соответствующие средства. Разрядность совмещенной шины определяется разрядностью шины данных. Если разрядность адреса больше разрядности данных, то для передачи адресов используют отдельную шину адресов и ее интерфейс реализуют на однонаправленных шинных формирователях.
Nostromo
о!
Страница 2
Построение процессорного блока на базе микропроцессора Intel 8085A
Операции чтения, записи управляются по системной шине либо раздельными сигналами чтения/записи ЗУ и чтения/записи ВУ или общими сигналами чтения/записи и сигналом разделения ЗУ/ВУ. В первом случае используют четыре линии управления, во втором—три, но в составе ЗУ и ВУ будут необходимы схемы дешифрации сигнала разделения ЗУ/ВУ.
Состав средств доступа к системной шине определяется типом шины. В однопроцессорных системах, в которых используется однопользовательская системная шина, шиной управляет процессор и дополнительных средств управления доступом не требуется. Для систем с каналом ПДП необходимы лишь незначительные средства приема запросов ПДП и управления шинным интерфейсом. В микропроцессорных системах, в которых используются многопользовательские системные шины, средства управления доступом к шине реализуют арбитры доступа, размещаемые в процессорах, и межпроцессорные средства приоритетной обработки запросов доступа к шине.
При разработке средств поддержки режимов работы процессора необходимо предусмотреть систему обработки запросов прерываний микропроцессорной системы.
Построение процессорного блока на базе микропроцессора Intel 8085A.
Микропроцессорный блок является центральным блоком микропроцессорной системы. Он обеспечивает управление и синхронизацию работы всего устройства, обеспечивает приём, выдачу, хранение и обработку данных, поступающих через системную шину. На МП 8085А реализуют процессоры с полусовмещённой системной шиной, раздельной однопользовательской или многопользовательской шинами. Рассмотрим более подробно структуру процессорного блока с раздельной однопользовательской системной шиной (рис 2).
МП 8085А питается от единого источника +5 В, выполнен по КМОП технологии, адресует пространство памяти объёмом 64К байт, адресное пространство внешних устройств 256 байт. Данный МП имеет встроенный системный генератор, частота которого определяется внешним кварцевым резонатором, RC-цепочкой, LC-контуром или внешним источником, подключаемым ко входам Х1 и Х2. На выходы CLKO и RESO выдаются сигналы синхронизации и начальной установки устройств ввода/вывода, располагаемых на системной шине. Внутренний системный контроллер формирует общие для ЗУ и ВУ сигналы чтения/записи на трёхстабильные выходы RD', WR’, а для разделения доступа к ЗУ или ВУ используется выход IO/M'. Управляющие сигналы формирует ИС мультиплексора К555КП11. Адресная шина полусовмещённая – на выводы А15-А8 выставляется старший байт адреса ЗУ или адрес ВУ на весь интервал обращения к ЗУ/ВУ, а на выводы AD7-AD0 – в режиме разделения времени вначале младший байт адреса ЗУ или адрес ВУ, а затем данные. Адрес на шине AD7-AD0 сопровождается адресным стробом на выходе ALE, по которому он фиксируется во внешнем регистре. Буферный регистр адреса выполнен на ИС КР580ИР82, а формирователь шины данных на ИС КР580ВА86, что обеспечивает её нагрузочную способность 30 мА. Состояние процессора выдаётся на выходы ST1, ST0, где ST0 определяет цикл записи, а ST1 – цикл чтения. Направление передачи данных двунаправленным шинным формирователем КР580ВА86 определяется сигналом S1.
З.Ы. Пользуйтесь Оперой
Построение процессорного блока на базе микропроцессора Intel 8085A
Операции чтения, записи управляются по системной шине либо раздельными сигналами чтения/записи ЗУ и чтения/записи ВУ или общими сигналами чтения/записи и сигналом разделения ЗУ/ВУ. В первом случае используют четыре линии управления, во втором—три, но в составе ЗУ и ВУ будут необходимы схемы дешифрации сигнала разделения ЗУ/ВУ.
Состав средств доступа к системной шине определяется типом шины. В однопроцессорных системах, в которых используется однопользовательская системная шина, шиной управляет процессор и дополнительных средств управления доступом не требуется. Для систем с каналом ПДП необходимы лишь незначительные средства приема запросов ПДП и управления шинным интерфейсом. В микропроцессорных системах, в которых используются многопользовательские системные шины, средства управления доступом к шине реализуют арбитры доступа, размещаемые в процессорах, и межпроцессорные средства приоритетной обработки запросов доступа к шине.
При разработке средств поддержки режимов работы процессора необходимо предусмотреть систему обработки запросов прерываний микропроцессорной системы.
Построение процессорного блока на базе микропроцессора Intel 8085A.
Микропроцессорный блок является центральным блоком микропроцессорной системы. Он обеспечивает управление и синхронизацию работы всего устройства, обеспечивает приём, выдачу, хранение и обработку данных, поступающих через системную шину. На МП 8085А реализуют процессоры с полусовмещённой системной шиной, раздельной однопользовательской или многопользовательской шинами. Рассмотрим более подробно структуру процессорного блока с раздельной однопользовательской системной шиной (рис 2).
You must be registered for see images
МП 8085А питается от единого источника +5 В, выполнен по КМОП технологии, адресует пространство памяти объёмом 64К байт, адресное пространство внешних устройств 256 байт. Данный МП имеет встроенный системный генератор, частота которого определяется внешним кварцевым резонатором, RC-цепочкой, LC-контуром или внешним источником, подключаемым ко входам Х1 и Х2. На выходы CLKO и RESO выдаются сигналы синхронизации и начальной установки устройств ввода/вывода, располагаемых на системной шине. Внутренний системный контроллер формирует общие для ЗУ и ВУ сигналы чтения/записи на трёхстабильные выходы RD', WR’, а для разделения доступа к ЗУ или ВУ используется выход IO/M'. Управляющие сигналы формирует ИС мультиплексора К555КП11. Адресная шина полусовмещённая – на выводы А15-А8 выставляется старший байт адреса ЗУ или адрес ВУ на весь интервал обращения к ЗУ/ВУ, а на выводы AD7-AD0 – в режиме разделения времени вначале младший байт адреса ЗУ или адрес ВУ, а затем данные. Адрес на шине AD7-AD0 сопровождается адресным стробом на выходе ALE, по которому он фиксируется во внешнем регистре. Буферный регистр адреса выполнен на ИС КР580ИР82, а формирователь шины данных на ИС КР580ВА86, что обеспечивает её нагрузочную способность 30 мА. Состояние процессора выдаётся на выходы ST1, ST0, где ST0 определяет цикл записи, а ST1 – цикл чтения. Направление передачи данных двунаправленным шинным формирователем КР580ВА86 определяется сигналом S1.
З.Ы. Пользуйтесь Оперой